Solution de test PCI Express pour le test de marge

L’approche proposée par Tektronix simplifie et accélère la réalisation des tests PCIe Gen 3 et Gen 4.

  • par Tektronix
  • 9 décembre 2022
  • 145 affichages
  • Solution de test PCI Express pour le test de marge
    Solution de test PCI Express pour le test de marge

Tektronix a annoncé une solution de test PCI Express qui concourt à réduire considérablement les temps de mise sur le marché, les coûts et l'accessibilité des tests. Le testeur de marge TMT4 brise les conventions en matière de tests PCIe en accélérant très significativement les temps de test. Son interface facile d'emploi combinée à sa mise en œuvre plug-and-play permettent de délivrer des résultats en quelques minutes alors que jusqu'à présent la mise en œuvre et la réalisation des tests prenaient des heures, voire des jours. Ce qui engendrait souvent des coûts à sept chiffres.

 

Une approche de validation et de test PCIe totalement nouvelle                                                                      

 

Le testeur de marge TMT4 est un outil de test innovant pour la conception et la validation de cartes-mères, de cartes d'extension et de systèmes PCIe Gen 3 et Gen 4. Les tests PCIe nécessitent habituellement l'utilisation de systèmes de test complexes par des ingénieurs possédant une expertise et des connaissances approfondies. Le testeur de marge TMT4 permet quant à lui aux ingénieurs, quel que soit leur niveau d'expertise, d'évaluer l'état de santé des liens de transmission (Tx) et de réception (Rx) plus rapidement que jamais. Ce qui réduit considérablement les temps de mise sur le marché et les coûts de propriété. La plateforme prend en charge la majorité des facteurs de forme PCIe les plus courants tels que CEM, M.2, U.2 et U.3, et dispose de capacités de test de jusqu'à 16 liaisons sur les préréglages PCIe 0-9, en utilisant un simple connecteur standard.

 

Améliorer le processus de développement PCIe afin d'identifier les problèmes au plus tôt

 

Dans le domaine des tests PCI, le testeur de marge TMT4 de Tektronix n'a pas d'équivalent en termes de vitesse et de polyvalence. Ce qui en fait une solution parfaitement adaptée pour effectuer une évaluation plus précoce et plus fréquente de l'état de santé des liens au niveau de la carte ou du système durant leur processus de conception et de validation. Le testeur TMT4 est destiné à compléter les systèmes réalisant l'ensemble des tests de validation et de conformité qui mettent en œuvre des oscilloscopes et des analyseurs de taux d'erreur. Il permet d'identifier les problèmes plus tôt dans le processus de conception, avant la réalisation d'une analyse plus approfondie avec des équipements traditionnels.

 

Une rapidité et une simplicité qui changent la donne

 

Les nouvelles technologies sont toujours plus complexes. Leur validation nécessite donc d'autant plus de temps et d'expertise. Le testeur de marge TMT4 permet aux ingénieurs quel que soit leur niveau d'expertise de tester les dispositifs PCIe à travers de jusqu'à 160 combinaisons de liaisons et de préréglages. A peine 20 minutes suffisent pour réaliser des tests à des vitesses de transmission Gen 4. Les capacités de test multi-liens permettent aux utilisateurs d'améliorer de manière significative la globalité des temps de test en réduisant le nombre de changements de connexion à effectuer durant les tests.

 

Contribuer à l'accélération et la facilitation des tests chez Intel

 

“Notre équipe a soutenu Tektronix durant leur processus de développement de cette nouvelle solution de test car nous avons conscience qu'il est indispensable de disposer d'informations pertinentes le plus en amont possible et d'obtenir des résultats avec davantage de rapidité et de fiabilité. La solution de test de marge TMT4 de Tektronix, qui s'appuie sur le FPGA Intel Stratix 10 avec PCIe, est facile d'utilisation pour nos ingénieurs et délivre des résultats beaucoup plus rapidement, dans la plupart des situations, en quelques minutes plutôt qu'en plusieurs heures. Nous avons constaté que cette solution présente l'indéniable avantage d'identifier d'éventuelles problématiques bien plus tôt dans le processus de conception”, a déclaré Rina Raman, vice-présidente et directrice générale, DCAI, de la division Embedded Acceleration (EAD) chez Intel.

Journaliste business, technologies de l'information, usine 4.0, véhicules autonomes, santé connectée

Plus d'articles Contact